なんちゃってフォノイコの製作・番外編

今回は番外編としてフォノイコライザの回路をLTspiceでシミュレーションしてみた。


画像

シミュレーション用回路図を上記に示す。負荷には47kΩの抵抗を追加した。


画像

1kHzでの利得は114.2倍(41.2dB)となった。作例では115倍となっているからほぼ一致。


画像

RIAA偏差を調べるため、入力に逆RIAA回路を追加した。負荷を33kΩとし、1kHzでのレベルがほぼ0dBとなるようにR15の値を871Ωとした。


画像

シミュレーション結果。すごく偏差があるように見えるが縦軸がmdBとなっているためで、20Hz~20kHzでは-0.4dB~0dBとなった。作例では負荷が33kΩの時に±0.3dBとなっている。レイアウトCR(特にC)を取り込まないとシミュレーションと実物では一致しないと思う。だいたいのカーブがこんなふうになると捉えてもらえばOK。


画像

縦軸が±1dBだとこんな感じ。0dBのところに線を引いた。


画像

負荷を10kΩ~1MΩで振ってRIAA偏差を調べてみた。


画像

負荷が重くなるほど低域が低下、無負荷に近くなるほど低域が持ち上がる。シミュレーションでは33kΩ~47kΩの間が最もフラットになる感じだが、シミュレーションと実物を一致させるためには前述のレイアウトCRを取り込まないと無理だと思う。


画像

今度はRIAA素子の容量値を振ってRIAA偏差がどのように変化するのか調べてみた。まずはC7(470pF+180pF=650pF)を±10%振った。


画像

C7を増やすことで高域が低下する。逆に減らすと高域が増える。


画像

次にC9(2200pF)の容量値を±10%振った。


画像

150Hz~170Hzをピークにレベルが変動する。容量を減らすと膨らみ、増やすと凹む。同様に1kHzの利得も変動する。


画像

RIAA素子を出力のカップリングコンデンサの後に接続してみた。


画像

予想どおり100Hzより下の周波数でレベルが上昇。これはカップリングコンデンサのインピーダンスが無視できなくなりRIAA素子によるNFBがかからなくなるため。だからRIAA素子をカップリングコンデンサ込みで考えなければならない。
  

スポンサーリンク

ブログ気持玉

クリックして気持ちを伝えよう!

ログインしてクリックすれば、自分のブログへのリンクが付きます。

→ログインへ

なるほど(納得、参考になった、ヘー)
驚いた
面白い
ナイス
ガッツ(がんばれ!)
かわいい

気持玉数 : 5

なるほど(納得、参考になった、ヘー) なるほど(納得、参考になった、ヘー) なるほど(納得、参考になった、ヘー)
ナイス ナイス

この記事へのコメント

2018年07月15日 21:48
step動作は便利ですよね。RIAAの逆出力には

----------------------------
Version 4
SHEET 1 880 680
WIRE 32 96 32 64
WIRE -16 112 -144 112
WIRE -144 128 -144 112
WIRE -16 160 -32 160
WIRE 32 192 32 176
WIRE -144 240 -144 208
FLAG 32 192 0
FLAG -32 160 0
FLAG -144 240 0
SYMBOL e 32 80 R0
WINDOW 3 28 94 Left 2
SYMATTR Value Laplace={((s*3180E-6+1)*(s*75E-6+1))/(s*318E-6+1)}
SYMATTR InstName E1
SYMBOL voltage -144 112 R0
SYMATTR InstName V1
SYMATTR Value ac 1
TEXT -56 248 Left 2 !.ac oct 100 1 100K
---------------------------

こんなの使っています。ascファイル(text)です。
おんにょ
2018年07月15日 22:42
ふさんこんばんは。
どうもありがとうございます。別の方法もあるんですね。私は安易に逆RIAA素子をシミュレーション回路に追加しました。
LTspiceでスイッチ素子がもっと簡単ならマスタースライスも可能なのですが私にはよくわかりません。

この記事へのトラックバック